(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-258793 (P2002-258793A)

(43)公開日 平成14年9月11日(2002.9.11)


(51) Int.Cl. ⁷		識別記号	· F I			テーマコ	(参考)
G09G	3/28	670	G 0 9 G	3/20	6701	5	C058
	3/20				670M 5C080		
			H04N	5/66	101E	3	
H 0 4 N	5/66	101	3/28	Н			
			審査請求	: 未請求	請求項の数13	OL	(全 16 頁)
(21) 出願番号 特願2001-52758(P2001-52758)		3) (71)出願人	0000042	237			
				日本電気	気株式会社		
(22)出顧日		平成13年2月27日(2001.2.27)		東京都洋	港区芝五丁目7者	1月	
			(72)発明者	石塚	光洋		
				東京都洋	港区芝五丁目7番	\$1号	日本電気株
				式会社区	内		
			(72)発明者	漆畑 多	米一		
				東京都洋	巷区芝五丁目7看	\$1号	日本電気株
				式会社区	内		
			(74)代理人				
				弁理士	藤巻 正憲		
						;	最終頁に続く

(54) 【発明の名称】 プラズマ表示装置及びその駆動方法

(57)【要約】

【課題】 過剰な保護を回避しながら回路を適切に保護することができるプラズマ表示装置及びその制御方法を提供する。

【解決手段】 信号中継基板64では、サーミスタTH 1 乃至TH3によって検出された温度が電圧に変換され、更にA/D変換器66cによりデジタル信号に変換される。また、個々のデータドライバに供給される電流値は個別電力検出部71、72及び73により検出される。そして、A/D変換器66bによりデジタル信号に変換される。更に、データHICに供給される電流値の総和が総合電力検出部74により検出される。マイクロコンピュータ65は、ブランク信号BLANKの立ち上がりをトリガとして、サーミスタTH1乃至TH3により検出された電流値並びに総合電力検出部74により検出された電流値並びに総合電力検出部74により検出された電流値の総和に基づいてプロテクト検出信号を制御回路に対して出力する。



【特許請求の範囲】

【請求項1】 対向して配置された第1及び第2の基 板、前記第1の基板における前記第2の基板との対向面 側に互いに交互に設けられ第1の方向に延びる複数本の 走査電極及び共通電極、並びに前記第2の基板における 前記第1の基板との対向面側に設けられ前記第1の方向 に直交する第2の方向に延びる複数本のデータ電極が設 けられたプラズマディスプレイパネルと、前記データ電 極にデータパルスを印加する複数個のデータドライバ と、映像信号に基づいて前記データドライバの動作を制 御する制御回路と、1サブフィールド以上1フレーム未 満の時間内に前記複数個のデータドライバからデータ電 極に供給される電流の総和が予め設定された第1の規定 電流値を超えたときに前記制御回路に対し前記データド ライバの動作を抑制させる第1の保護信号を出力する保 護信号出力回路と、を有することを特徴とするプラズマ 表示装置。

【請求項2】 前記保護信号出力回路は、前記複数個の データドライバのうち少なくとも一のデータドライバか らデータ電極に供給される電流が予め設定された第2の 規定電流値を超えているか否かを判定し前記一のデータ ドライバに供給される電流が前記第2の規定電流値を超 えている場合に前記制御回路に対し前記ドライバの動作 を抑制させる第2の保護信号を出力することを特徴とす る請求項1に記載のプラズマ表示装置。

【請求項3】 対向して配置された第1及び第2の基 板、前記第1の基板における前記第2の基板との対向面 側に互いに交互に設けられ第1の方向に延びる複数本の 走査電極及び共通電極、並びに前記第2の基板における 前記第1の基板との対向面側に設けられ前記第1の方向 30 に直交する第2の方向に延びる複数本のデータ電極が設 けられたプラズマディスプレイパネルと、前記データ電 極にデータパルスを印加する複数個のデータドライバ と、映像信号に基づいて前記データドライバの動作を制 御する制御回路と、前記複数個のデータドライバのうち 少なくとも一のデータドライバからデータ電極に供給さ れる電流が予め設定された第2の規定電流値を超えてい るか否かを判定し前記一のデータドライバに供給される 電流が前記第2の規定電流値を超えている場合に前記制 御回路に対し前記ドライバの動作を抑制させる第2の保 40 護信号を出力する保護信号出力回路と、を有することを 特徴とするプラズマ表示装置。

【請求項4】 前記保護信号出力回路は、前記判定を前記データドライバ周辺の温度が予め設定された規定温度を超えたときに開始することを特徴とする請求項2又は3に記載のプラズマ表示装置。

【請求項5】 前記制御回路は、前記第1又は第2の保 護信号の入力をトリガとして、1フレームを構成する複 数のサブフィールドのうち最下位から順次サブフィール ドを削除することを特徴とする請求項1乃至4のいずれ 50 か1項に記載のプラズマ表示装置。

【請求項6】 前記制御回路は、前記第1又は第2の保護信号の入力をトリガとして、隣接する2本の走査電極に対し前記データドライバに互いに同一のデータパルスを印加させることを特徴とする請求項1乃至5のいずれか1項に記載のプラズマ表示装置。

【請求項7】 前記保護信号出力回路は、マイクロコンピュータにより構成されていることを特徴とする請求項1万至6のいずれか1項に記載のプラズマ表示装置。

【請求項8】 対向して配置された第1及び第2の基板、前記第1の基板における前記第2の基板との対向面側に互いに交互に設けられ第1の方向に延びる複数本の走査電極及び共通電極、並びに前記第2の基板における前記第1の基板との対向面側に設けられ前記第1の方向に直交する第2の方向に延びる複数本のデータ電極が設けられたプラズマ表示装置に映像信号に応じた表示を行わせるプラズマ表示装置の駆動方法において、1サブフィールド以上1フレーム未満の時間内に前記複数個のデータドライバからデータ電極に供給される電流の総和が予め設定された第1の規定電流値を超えたときに前記データドライバの動作を抑制させる工程を有することを特像とするプラズマ表示装置の駆動方法。

【請求項9】 前記複数個のデータドライバのうち少なくとも一のデータドライバからデータ電極に供給される電流が予め設定された第2の規定電流値を超えているか否かを判定する工程と、前記一のデータドライバに供給される電流が前記第2の規定電流値を超えている場合に前記ドライバの動作を抑制させる工程と、を有することを特徴とする請求項8に記載のプラズマ表示装置の駆動方法。

【請求項10】 対向して配置された第1及び第2の基板、前記第1の基板における前記第2の基板との対向面側に互いに交互に設けられ第1の方向に延びる複数本の走査電極及び共通電極、並びに前記第2の基板における前記第1の基板との対向面側に設けられ前記第1の方向に直交する第2の方向に延びる複数本のデータ電極が設けられたプラズマ表示装置に映像信号に応じた表示を行わせるプラズマ表示装置の駆動方法において、前記複数個のデータドライバのうち少なくとも一のデータドライバからデータ電極に供給される電流が予め設定された第2の規定電流値を超えているか否かを判定する工程と、前記一のデータドライバに供給される電流が前記第2の規定電流値を超えている場合に前記ドライバの動作を抑制させる工程と、を有することを特徴とするプラズマ表示装置の駆動方法。

【請求項11】 前記判定を前記データドライバ周辺の 温度が予め設定された規定温度を超えたときに開始する ことを特徴とする請求項9又は10に記載のプラズマ表 示装置の駆動方法。

【請求項12】 前記ドライバの動作を抑制させる工程

は、1フレームを構成する複数のサブフィールドのうち 最下位から順次サブフィールドを削除する工程を有する ことを特徴とする請求項8乃至11のいずれか1項に記 載のプラズマ表示装置の駆動方法。

【請求項13】 前記ドライバの動作を抑制させる工程は、隣接する2本の走査電極に対し互いに同一のデータパルスを印加する工程を有することを特徴とする請求項8乃至12のいずれか1項に記載のプラズマ表示装置の駆動方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は平面型テレビジョン 及び情報表示ディスプレイ等に利用されるプラズマ表示 装置及びその駆動方法に関し、特に、内蔵される回路の 保護を図ったプラズマディスプレイパネルの駆動方法及 び駆動回路に関する。

[0002]

【従来の技術】一般に、プラズマディスプレイパネル (PDP) は、薄型構造でちらつきがなく表示コントラスト比が大きいこと、また、比較的に大画面とすること 20 が可能であり、応答速度が速く、自発光型で蛍光体の利用により多色発光も可能であること等、数多くの特徴を有している。このため、近年、コンピュータ関連の表示装置分野及びカラー画像表示の分野等において、広く利用されるようになりつつある。

【0003】このプラズマディスプレイには、その動作方式により、電極が誘電体で被覆されて間接的に交流放電の状態で動作させるAC型のものと、電極が放電空間に露出して直流放電の状態で動作させるDC型のものとがある。更に、AC型のプラズマディスプレイには、駆動方式として表示セルのメモリを利用するメモリ動作型と、それを利用しないリフレッシュ動作型とがある。なお、プラズマディスプレイの輝度は、放電回数に比例する。上記のリフレッシュ型の場合は、表示容量が大きくなると輝度が低下するため、小表示容量のプラズマディスプレイに対して主として使用されている。

【0004】図9はAC型プラズマディスプレイの一つの表示セル構成を例示する斜視図である。

【0005】表示セルには、ガラスからなる2つの絶縁 基板101及び102が設けられている。絶縁基板10 1は背面基板となり、絶縁基板102は前面基板とな る。

【0006】絶縁基板102における絶縁基板101との対向面側には、透明な走査電極103及び透明な共通電極104が設けられている。走査電極103及び共通電極104は、パネルの水平方向(横方向)に延びている。また、夫々走査電極103及び共通電極104に重なるようにトレース電極105及び106が配置されている。トレース電極105及び106は、例えば金属製であり、各電極と外部の駆動装置との間の電極抵抗値を50

小さくするために設けられている。更に、走査電極10 3及び共通電極104を覆う誘電体層112並びにこの 誘電体層112を放電から保護する酸化マグネシウム等 からなる保護層114が設けられている。

【0007】絶縁基板101における絶縁基板102との対向面側には、走査電極103及び共通電極104と直交するデータ電極107が設けられている。従って、データ電極107は、パネルの垂直方向(縦方向)に延びる。また、水平方向で表示セルを区切る隔壁109が設けられている。また、データ電極107を覆う誘電体層113が設けられ、隔壁109の側面及び誘電体層113が設けられ、隔壁109の側面及び誘電体層113の表面上に放電ガスの放電により発生する紫外線を可視光110に変換する蛍光体層111が形成されている。そして、絶縁基板101及び102の空間に隔壁109により放電ガス空間108内に、ヘリウム、ネオン若しくはキセノン等又はこれらの混合ガスからなる放電ガスが充填される。

【0008】図10は従来のAC型プラズマディスプレイを示すブロック図である。PDP1に、行方向に延びるn(n:自然数)本の走査電極3-1乃至3-n(103)及びn本の共通電極4-1乃至4-n(104)が互いに交互に所定間隔で設けられ、これらの走査電極3-1乃至3-n及び共通電極4-1乃至4-nに直交するように列方向に延びるm(m:自然数)本のデータ電極10-1乃至10-m(107)が設けられている。従って、PDP1には、(n×m)個の表示セルが設けられている。

【0009】従来のプラズマディスプレイには、PDP 1の駆動回路として、駆動用電源21、コントローラ22、スキャンドライバ23、走査パルスドライバ24、維持ドライバ25及びデータドライバ26が設けられている。

【0010】駆動用電源21は、例えば、5Vの論理電圧Vdd、約70Vのデータ電圧Vd及び約170Vの維持電圧Vsを生成すると共に、維持電圧Vsに基づいて、約400Vのプライミング電圧Vp、約100Vの走査ベース電圧Vbw及び約180Vのバイアス電圧Vswを生成する。論理電圧Vddはコントローラ22に供給され、データ電圧Vdはデータドライバ26に供給され、維持電圧Vsはスキャンドライバ23及び維持ドライバ25に供給され、プライミング電圧Vp及び走査ベース電圧Vbwはスキャンドライバ23に供給され、バイアス電圧Vswは維持ドライバ25に供給される。

【0011】コントローラ22は、外部から供給される映像信号Svに基づいて、スキャンドライバ制御信号Sscd6、走査パルスドライバ制御信号Sspd11乃至Sspd21乃至Sspd21乃至Sspd2n、維持ドライバ制御信号Ssud1乃至Ssud3並びにデータドライバ制御信号Sdd11乃至S

dd1m及びSdd21乃至Sdd2mを生成する回路である。スキャンドライバ制御信号Sscd1乃至Sscd6はスキャンドライバ23に供給され、走査パルスドライバ制御信号Sspd11乃至Sspd1n及びSspd21乃至Sspd2nは走査パルスドライバ24に供給され、維持ドライバ間御信号Ssud1乃至Ssud3は維持ドライバ25に供給され、データドライバ制御信号Sdd11乃至Sdd1m及びSdd21乃至Sdd2mはデータドライバ26に供給される。

【0012】スキャンドライバ23は、図11に示すよ 10 うに、例えば6個のスイッチ23-1乃至23-6から 構成されている。スイッチ23-1の一端にはプライミ ング電圧Vpが印加され、その他端はポジティプライン 27に接続されている。スイッチ23-2の一端には維 持電圧Vsが印加され、その他端はポジティブライン2 7に接続されている。スイッチ23-3の一端は接地さ れ、その他端はネガティブライン28に接続されてい る。スイッチ23-4の一端には走査ベース電圧Vbw が印加され、その他端はネガティブライン28に接続さ れている。スイッチ23-5の一端は接地され、その他 20 端はポジティブライン27に接続されている。スイッチ 23-6の一端は接地され、その他端はネガティブライ ン28に接続されている。スイッチ23-1乃至23-6は、夫々スキャンドライバ制御信号Sscd1乃至S s c d 6 に基づいてオン/オフを切り替え、ポジティブ ライン27及びネガティブライン28を介して所定波形 の電圧が走査パルスドライバ24に供給される。

【0013】走査パルスドライバ24は、図11に示す ように、例えばn個のスイッチ24-11乃至24-1 n、n個のスイッチ24-21乃至24-2n、n個の 30 ダイオード24-31乃至24-3n及びn個のダイオ ード24-41乃至24-4nから構成されている。ダ イオード24-31乃至24-3nは、夫々スイッチ2 4-11乃至24-1nの両端に並列接続され、ダイオ ード24-41乃至24-4nは、夫々スイッチ24-21乃至24-2nの両端に並列接続されている。ま た、スイッチ24-1a (a:n以下の自然数) とスイ ッチ24-2aとが従属接続され、スイッチ24-11 乃至24-1nの各他端はネガティブライン28に共通 接続され、スイッチ24-21乃至24-2nの各他端 40 はポジティブライン27に共通接続されている。更に、 スイッチ24-1aとスイッチ24-2aとの接続点 は、PDP1の上から第a行目に配置された走査電極3 -aに接続されている。スイッチ24-11乃至24-1 n及び24-21乃至24-2nは、夫々走査パルス ドライバ制御信号Sspd11乃至Sspd1n及びS spd21乃至Sspd2nに基づいてオン/オフを切 り替え、走査電極3-1乃至3-nに、夫々所定波形の 電圧Psc1乃至Pscnが順次供給される。

【0014】維持ドライバ25は、図12に示すよう

に、例えば3個のスイッチ25-1乃至25-3から構成されている。スイッチ25-1の一端には維持電圧Vsが印加され、その他端には共通電極4-1乃至4- nが共通接続されている。スイッチ25-2の一端は接地され、その他端には共通電極4-1乃至4- nが共通接続されている。スイッチ25-3の一端にはバイアス電圧Vswが印加されると共に、その他端には共通電極4-1乃至4- nが共通接続されている。スイッチ25-1万至25-3は、夫々維持ドライバ制御信号Ssud1乃至Ssud3に基づいてオン/オフを切り替え、共通電極4-1乃至4- nに所定波形の電圧Psuが同時に供給される。

【0015】データドライバ26は、図13に示すよう に、例えばm個のスイッチ26-11乃至26-1m、 m個のスイッチ26-21乃至26-2m、m個のダイ オード26-31乃至26-3m及びm個のダイオード 26-41乃至26-4mから構成されている。ダイオ ード26-31乃至26-3mは、夫々スイッチ26-11乃至26-1mの両端に並列接続され、ダイオード 26-41乃至26-4mは、夫々スイッチ26-21 乃至26-2mの両端に並列接続されている。 スイッチ 26-1b (b:m以下の自然数) とスイッチ26-2 bとが従属接続され、スイッチ26-11乃至26-1 mの各他端は接地に共通接続され、スイッチ26-21 乃至26-2mの各他端にはデータ電圧Vdが供給され ている。更に、スイッチ26-1bとスイッチ26-2 bとの接続点は、PDP1の左から第b列目に配置され たデータ電極10-bに接続されている。スイッチ26 -11乃至26-1m及び26-21乃至26-2m は、夫々データドライバ制御信号Sdd11乃至Sdd 1 m及びSdd21乃至Sspd2mに基づいてオン/ オフを切り替え、データ電極10-1乃至10-mに、 夫々所定波形の電圧Pd1乃至Pdmが順次供給され

【0016】次に、上述のように構成された従来のプラズマディスプレイの書込選択型駆動動作について説明する。図14は従来のプラズマディスプレイの書込選択型駆動動作を示すタイミングチャートである。この書込選択型駆動動作では、サブフィールド法が採用され、各サブフィールドには、順次設定されるプライミング期間Tp、アドレス期間Ta、維持期間Ts及び電荷消去期間Teの4つの期間が設けられている。以下、走査電極及び共通電極の基準電位を維持電圧Vsとし、これよりも高い電位を正極性といい、これよりも低い電位を負極性という。また、データ電極の基準電位は接地電位GNDとし、これよりも高い電位を正極性、これよりも低い電位を負極性という。

【0017】プライミング期間Tpでは、先ず、外部から供給される映像信号Svに基づいて、コントローラ22がスキャンドライバ制御信号Sscd1乃至Sscd

スPsc1乃至Pscnの電位が一旦走査ベース電圧V

6、維持ドライバ制御信号Ssud1乃至Ssud3、 走査パルスドライバ制御信号Sspd11乃至Sspd 1n及びSspd21乃至Sspd2nの生成を開始す ると共に、映像信号Svに基づいたレベルのデータドラ イバ制御信号Sdd11乃至Sdd1m及びロウレベル のデータドライバ制御信号Sdd21乃至Sdd2mの 生成を開始し、これらの制御信号を所定のドライバに供 給する。

【0018】この結果、プライミング期間Tpにおいて は、ハイレベルのスキャンドライバ制御信号Sscd1 によってスイッチ23-1がオンすると共に、ハイレベ ルの維持ドライバ制御信号Ssud2によりスイッチ2 5-2がオンする。従って、図13に示すように、全て の走査電極3-1乃至3-nに正極性のプライミングパ ルスPprpが印加され、全ての共通電極4-1乃至4 -nに負極性のプライミングパルスPprnが印加され る。このため、全ての表示セルにおいて、走査電極10 3 (3-1乃至3-n) と共通電極104 (4-1乃至 4-n)との間の電極間ギャプ近傍の放電ガス空間10 8でプライミング放電が発生する。これにより、表示セ 20 ルの放電を発生させやすくする活性粒子が放電ガス空間 108内に生成されると共に、走査電極3-1乃至3nに負の壁電荷が付着し、共通電極4-1乃至4-nに 正の壁電荷が付着し、データ電極10-1乃至10-m 上に正の壁電荷が付着する。

【0019】続いて、維持ドライバ制御信号Ssud2 がロウレベルに立ち下がることによりスイッチ25-2 がオフすると同時に、維持ドライバ制御信号Ssud1 がハイレベルに立ち上がることによりスイッチ25-1 がオンする。その後スキャンドライバ制御信号Sscd 2が立ち下がることによりスイッチ23-2がオフする と共に、スキャンドライバ制御信号 S c d 3 が立ち上 がることによりスイッチ23-3がオンする。従って、 全ての共通電極4-1乃至4-nの電位が約170Vの 維持電圧Vsに保持された後、全ての走査電極3-1乃 至3-nにプライミング消去パルスPpreが印加され る。このため、全ての表示セルにおいて弱い放電が発生 する。これにより、走査電極3-1乃至3-n上の負の 壁電荷、共通電極4-1乃至4-n上の正の壁電荷及び データ電極10-1乃至10-m上の正の壁電荷が減少 する。

【0020】次に、アドレス期間 Ta の初期状態においては、ハイレベルの維持ドライバ制御信号 Ssud3によりスイッチ 25-3 がしていると共に、プライミング期間 Tp の後半から供給されているハイレベルのスキャンドライバ制御信号 Sscd4 及び Sscd5 によりスイッチ 23-4 及び 23-5 がオンしている。従って、全ての共通電極 4-1 乃至 4-n に正極性(バイアス電圧 Vsw)のバイアスパルス Pbp が印加されると共に、全ての走査電極 3-1 乃至 3-n に印加されるパル 50

bwに保持される。 【0021】このような状態において、走査パルスドラ イバ制御信号Sspd11乃至Sspd1nを順次ロウ レベルに立ち下げると共に、これに整合させて走査パル スドライバ制御信号Sspd21乃至Sspd2nを順 次ハイレベルに立ち上げることにより、スイッチ24-11乃至24-1nを順次オフさせると共に、スイッチ 24-21乃至24-2nを順次オンさせる。更に、こ れに同期して、図示しないが、データドライバ制御信号 Sdd11乃至Sdd1mを映像信号Svに基づいてハ イレベルに立ち上げると共に、これに整合させてデータ ドライバ制御信号Sdd21乃至Sdd2mを立ち下げ ることにより、スイッチ26-11乃至26-1mを映 像信号Svに基づいてオンさせると共に、スイッチ26 -21乃至26-2mをオフさせる。これにより、第a 行目の第b列目の表示セルにおいて書き込みが行われる 場合には、走査電極3-aに負極性の走査パルスPws nが印加されると同時に、第b列目のデータ電極10bに正極性のデータパルスPdbが印加される。この結 果、第a行目の第b列目の表示セルにおいて対向放電が 発生し、更にこの対向放電をトリガとする面放電が書込 放電として走査電極及び共通電極間で発生し、電極に壁 電荷が付着する。これに対し、書込放電が発生しなかっ た表示セルにおいては、プライミング期間 Taの電荷消 去後の壁電荷が少ない状態のままである。

【0022】次に、維持期間Tsにおいては、スキャン ドライバ制御信号Sscd2及びSscd6がそのサブ フィールドに応じた回数だけ交互に立ち上がり/立ち下 がりを繰り返す。この結果、スイッチ23-2及び23 - 6が交互にオン/オフを繰り返す。また、これと同期 して、維持ドライバ制御信号Ssud1及びSsud2 もそのサブフィールドに応じた回数だけ交互に立ち上が り/立ち下がりを繰り返す。この結果、スイッチ25-1及び25-2が交互にオン/オフを繰り返す。従っ て、全ての走査電極3-1乃至3-nに負極性の維持パ ルスPsun1がサブフィールドに応じた回数だけ印加 されると共に、全ての共通電極4-1乃至4-nに負極 性の維持パルスPsun2がサブフィールドに応じた回 数だけ維持パルス P s u n 1 に対し排他的に印加され・ る。これにより、アドレス期間Taで書き込みが行われ なかった表示セルの壁電荷量は極めて少ないので、その 表示セルに維持パルスが印加されても維持放電は発生し ない。一方、アドレス期間Taで書込放電が発生した表 示セルにおいては、走査電極に正電荷が、共通電極に負 電荷が付着しているため、維持パルスと壁電荷電圧とが 互いに重畳され、電極間の電圧が放電開始電圧を超えて 放電が発生する。

【0023】次に、電荷消去期間Teにおいては、スキャンドライバ制御信号Sscd3が立ち上がることによ

りスイッチ23-3がオンする。この結果、全ての走査 電極3-1乃至3-nに負極性の電荷消去パルスPee nが印加される。従って、全ての表示セルにおいて弱い 放電が発生する。これにより、維持期間Tsにおいて発 光していた表示セル内の走査電極及び共通電極上に蓄積 していた壁電荷が消去され、全ての表示セルの電荷状態 が均一化される。

【0024】そして、このようなサブフィールドが繰り返されて1のフィールドが構成される。維持パルス数をサブフィールド毎に異ならせ、そのサブフィールドの組 10 み合わせによって階調表現を実現することができる。従って、各サブフィールドの維持パルス数の比を、例えば1:2:4:8:16:32:64:128にすると、256(=28)階調を表現することができる。

【0025】このようなプラズマ表示装置においては、データドライバにおける電力の損失は表示する映像により大きく変動し、プラズマ表示装置全体の消費電力はデータドライバにおける最大損失に大きく依存している。このため、データドライバにおける電力の損失の低減を図った表示装置が種々提案されている(特許28535 2037号公報、特開平11-38930号公報)。図15は特開平11-38930号公報に開示された表示装置を示すブロック図である。

【0026】特許2853537号公報に開示された表示装置では、1フレーム単位で消費されるアドレス電流、即ちデータドライバから供給される電流の値を検出し、その値が所定値を超えたときにアドレス周波数が低減されている。

【0027】また、特開平11-38930号公報に開 示された表示装置においては、走査電極53及び共通電 30 極54が設けられたPDP51のデータ電極52に接続 された3個のドライバ集積回路(IC)84がアドレス ドライバ回路83に設けられている。アドレスドライバ 回路83には、更に温度検出回路85が設けられてい る。アドレスドライバ回路83には制御回路67からデ ータ信号DATA、クロック信号CLOCK、ブランク 信号BLANK及びラッチ信号LATCHが入力され る。制御回路67には、表示データ制御部68及びパネ ル駆動制御部69が設けられており、入力された映像信 号に基づいて表示データ制御部68によりデータ信号D ATAが作成され、パネル駆動制御部69によりクロッ ク信号CLOCK、ブランク信号BLANK及びラッチ 信号LATCHが作成される。制御回路67には、マイ クロコンピュータ81からの制御信号が入力される。な お、マイクロコンピュータ81には温度検出回路85か ら温度の検出結果が入力され、マイクロコンピュータ8 1は、この検出結果に基づいてアドレスドライバ回路8 3に電源電圧を供給する電源82の動作の制御も行う。 【0028】このような表示装置によれば、アドレスド ライバ回路83の温度に応じて電源電圧の制御を行うこ 50 とが可能である。

【0029】なお、データドライバにおいて最大損失が発生する表示は、1ドット千鳥の表示、即ち一の表示セルが発光状態であればその表示セルに上下左右で隣接する全ての表示セルは非発光状態であり、更にこれらの非発光状態の表示セルに上下左右で隣接する全ての表示セルは発光状態であり、このような関係がパネル全体で成り立っているような表示である。

[0030]

【発明が解決しようとする課題】しかしながら、特許2853537号公報に開示された表示装置においては、消費電流の検出が1フレーム単位で行われるため、1フレーム内に一時的に消費電流が高くなるサブフィールドがあったとしても、例えば一のフレームの後半部分及びその次のフレームの前半部分に消費電流が高くなるサブフィールドが連続して存在していても、1フレーム全体での消費電流が基準値を超えていなければ、何ら保護が行われない。従って、電源への負荷が多大なものになる戯がある。また、データ電極毎にドライバが設けられるが、一のドライバにかかる負荷が大きくなってもその検出が不可能なので、そのドライバにおける消費電流が極端に大きくなる虞もある。

【0031】また、特開平11-38930号公報に開示された表示装置では、温度の検出のみが行われているため、電源及び個々のドライバに対する直接的な負荷の検出を行うことができないという問題点がある。このため、適切に消費電流を低減するためには、基準となる温度を低くする必要があり、保護が過剰になってしまう。

【0032】本発明はかかる問題点に鑑みてなされたものであって、過剰な保護を回避しながら回路を適切に保護することができるプラズマ表示装置及びその制御方法を提供することを目的とする。

[0033]

【課題を解決するための手段】本発明に係るプラズマ表 示装置は、対向して配置された第1及び第2の基板、前 記第1の基板における前記第2の基板との対向面側に互 いに交互に設けられ第1の方向に延びる複数本の走査電 極及び共通電極、並びに前記第2の基板における前記第 1の基板との対向面側に設けられ前記第1の方向に直交 する第2の方向に延びる複数本のデータ電極が設けられ たプラズマディスプレイパネルと、前記データ電極にデ ータパルスを印加する複数個のデータドライバと、映像 信号に基づいて前記データドライバの動作を制御する制 御回路と、1サブフィールド以上1フレーム未満の時間 内に前記複数個のデータドライバからデータ電極に供給 される電流の総和が予め設定された第1の規定電流値を 超えたときに前記制御回路に対し前記データドライバの 動作を抑制させる第1の保護信号を出力する保護信号出 力回路と、を有することを特徴とする。

【0034】本発明においては、1サブフィールド以上

1フレーム未満の時間内に電流の総和が第1の規定電流 値と比較され、この比較結果に基づいてデータドライバ の動作が制御回路により制御される。従って、消費電流 が高くなるサブフィールドが存在しても適切に電源を保 護することができる。なお、電流の総和は、全てのデー タドライバにおけるものに限定されるものではなく、デ ータドライバを複数の群に分割し、群毎に第1の規定電 流値を設定してもよい。但し、電源を最も効果的に保護 できるのは、全てのデータドライバにおける電流の総和 に対して第1の規定電流値を設定した場合である。

【0035】なお、前記保護信号出力回路に、前記複数 個のデータドライバのうち少なくとも一のデータドライ バからデータ電極に供給される電流が予め設定された第 2の規定電流値を超えているか否かを判定させ、前記一 のデータドライバに供給される電流が前記第2の規定電 流値を超えている場合に前記制御回路に対し前記ドライ バの動作を抑制させる第2の保護信号を出力させること により、個々のデータドライバにおける損失をも適切に 低減することができる。

【0036】本発明に係る他のプラズマ表示装置は、対 20 向して配置された第1及び第2の基板、前記第1の基板 における前記第2の基板との対向面側に互いに交互に設 けられ第1の方向に延びる複数本の走査電極及び共通電 極、並びに前記第2の基板における前記第1の基板との 対向面側に設けられ前記第1の方向に直交する第2の方 向に延びる複数本のデータ電極が設けられたプラズマデ ィスプレイパネルと、前記データ電極にデータパルスを 印加する複数個のデータドライバと、映像信号に基づい て前記データドライバの動作を制御する制御回路と、前 記複数個のデータドライバのうち少なくとも一のデータ 30 ドライバからデータ電極に供給される電流が予め設定さ れた第2の規定電流値を超えているか否かを判定し前記 一のデータドライバに供給される電流が前記第2の規定 電流値を超えている場合に前記制御回路に対し前記ドラ イバの動作を抑制させる第2の保護信号を出力する保護 信号出力回路と、を有することを特徴とする。

【0037】なお、前記保護信号出力回路に、前記判定 を前記データドライバ周辺の温度が予め設定された規定 温度を超えたときに開始させることにより、過剰な保護 をより確実に回避できる。

【0038】また、前記制御回路に、前記第1又は第2 の保護信号の入力をトリガとして、1フレームを構成す る複数のサブフィールドのうち最下位から順次サブフィ ールドを削除させてもよく、隣接する2本の走査電極に 対し前記データドライバに互いに同一のデータパルスを 印加させてもよい。更に、前記保護信号出力回路は、マ イクロコンピュータにより構成されていてもよい。

【0039】本発明に係るプラズマ表示装置の駆動方法 は、対向して配置された第1及び第2の基板、前記第1 の基板における前記第2の基板との対向面側に互いに交 50

互に設けられ第1の方向に延びる複数本の走査電極及び 共通電極、並びに前記第2の基板における前記第1の基 板との対向面側に設けられ前記第1の方向に直交する第 2の方向に延びる複数本のデータ電極が設けられたプラ ズマ表示装置に映像信号に応じた表示を行わせるプラズ マ表示装置の駆動方法において、1サブフィールド以上 1フレーム未満の時間内に前記複数個のデータドライバ からデータ電極に供給される電流の総和が予め設定され た第1の規定電流値を超えたときに前記データドライバ の動作を抑制させる工程を有することを特徴とする。

12

【0040】なお、前記複数個のデータドライバのうち 少なくとも一のデータドライバからデータ電極に供給さ れる電流が予め設定された第2の規定電流値を超えてい るか否かを判定する工程と、前記一のデータドライバに 供給される電流が前記第2の規定電流値を超えている場 合に前記ドライバの動作を抑制させる工程と、を有する ことができる。

【0041】本発明に係る他のプラズマ表示装置の駆動 方法は、対向して配置された第1及び第2の基板、前記 第1の基板における前記第2の基板との対向面側に互い に交互に設けられ第1の方向に延びる複数本の走査電極 及び共通電極、並びに前記第2の基板における前記第1 の基板との対向面側に設けられ前記第1の方向に直交す る第2の方向に延びる複数本のデータ電極が設けられた プラズマ表示装置に映像信号に応じた表示を行わせるプ ラズマ表示装置の駆動方法において、前記複数個のデー タドライバのうち少なくとも一のデータドライバからデ ータ電極に供給される電流が予め設定された第2の規定 電流値を超えているか否かを判定する工程と、前記一の データドライバに供給される電流が前記第2の規定電流 値を超えている場合に前記ドライバの動作を抑制させる 工程と、を有することを特徴とする。

【0042】前記判定を前記データドライバ周辺の温度 が予め設定された規定温度を超えたときに開始してもよ く、前記ドライバの動作を抑制させる工程において、1 フレームを構成する複数のサブフィールドのうち最下位 から順次サブフィールドを削除することができ、及び/ 又は隣接する2本の走査電極に対し互いに同一のデータ パルスを印加することができる。

[0043]

【発明の実施の形態】以下、本発明の実施例に係るプラ ズマ表示装置について、添付の図面を参照して具体的に 説明する。図1は本発明の実施例に係るプラズマ表示装 置の構造を示すブロック図である。

【0044】本実施例においては、プラズマディスプレ イパネル (PDP) 51に、n本の走査電極53及びn 本の共通電極54並びに(3×m)本のデータ電極52 が設けられている。走査電極53及び共通電極54は、 交互に水平方向(行方向)に延びるようにして配置さ れ、データ電極52は、走査電極53及び共通電極54

に対して直交に、即ち垂直方向(列方向)に延びるようにして配置されている。走査電極53は走査パルスドライバ(図示せず)に接続され、共通電極は維持ドライバ(図示せず)に接続されている。データ電極52については、第1列目から第m列目のデータ電極52がデータハイブリッド集積回路(データHIC)61に接続され、第 (m+1) 列目から第 $(2\times m)$ 列目のデータ電極52がデータHIC62に接続され、第 $(2\times m+1)$ 列目から第 $(3\times m)$ 列目のデータ電極52がデータHIC61乃至 1063がデータドライバに相当する。

【0045】図2はデータHIC61の構造を示すブロ ック図である。データHIC61には、データ信号DA TA及びクロック信号CLOCKが入力されるシフトレ ジスタSR、シフトレジスタSRから出力されたデータ 信号をラッチするラッチ回路LE、夫々ラッチ回路LE の出力端子L1乃至Lmからの出力信号が一方の入力端 に入力される2入力の論理積ゲートAND1乃至AND m、並びに夫々論理積ゲートAND1乃至ANDmの出 力信号がゲートに入力されるCMOSトランジスタから 20 なるインバータIV1乃至IVmが設けられている。ラ ッチ回路LEには、出力タイミングを指示するラッチ信 号LATCHが入力され、論理積ゲートAND1乃至A NDmの他方の入力端には、アドレス期間にハイになり その他の期間にロウになるプランク信号BLANKが入 力される。インバータIV1乃至IVmを構成するCM OSトランジスタのPチャネルMOSトランジスタのド レインには、データ電圧 Vd 1が供給され、Nチャネル MOSトランジスタのドレインは接地されている。イン バータIVk (kはm以下の自然数)の出力信号は第k 列目のデータ電極52にデータパルスDkとして出力さ . れる。

【0046】データHIC62及び63の構造はデータ HIC61のものとほぼ同様であるが、夫々データ電圧 としてデータ電圧Vd2、Vd3が供給される点で、デ ータHIC61と相違している。

【0047】データHIC61、62及び63は、信号中継基板64に接続されている。図3は信号中継基板64の構造を示す回路図である。信号中継基板64には、電源(図示せず)から電源電圧VDDが供給される抵抗 40素子R1-4及びR2-4が設けられている。抵抗素子1-4の他端はバイポーラトランジスタTr4のベースに接続され、抵抗素子2-4の他端はバイポーラトランジスタTr4のエミッタに接続されている。バイポーラトランジスタTr4のコレクタと接地との間に抵抗素子R3-4及びR4-4が直列に接続されている。抵抗素子R3-4及びR4-4の接続点に、マイクロコンピュータ65に内蔵されたアナログ/デジタル(A/D)変換器66aが接続されている。

【0048】また、バイポーラトランジスタTr4のベ 50

ースに抵抗素子R1-1、R2-1、R1-2、R2-2、R1-3及びR2-3が並列に接続されている。抵 抗素子1-1の他端はバイポーラトランジスタTr1の ベースに接続され、抵抗素子2-1の他端はバイポーラ トランジスタTr1のエミッタに接続されている。バイ ポーラトランジスタTr1のコレクタと接地との間に抵 抗素子R3-1及びR4-1が直列に接続されている。 同様に、抵抗素子1-2の他端はバイポーラトランジス タTr2のベースに接続され、抵抗素子2-2の他端は バイポーラトランジスタTr2のエミッタに接続されて いる。バイポーラトランジスタTr2のコレクタと接地 との間に抵抗素子R3-2及びR4-2が直列に接続さ れている。更に、抵抗素子1-3の他端はバイポーラト ランジスタTr3のベースに接続され、抵抗素子2-3 の他端はバイポーラトランジスタTr3のエミッタに接 続されている。バイポーラトランジスタTr3のコレク タと接地との間に抵抗素子R3-3及びR4-3が直列 に接続されている。抵抗素子R3-1及びR4-1の接 続点、抵抗素子R3-2及びR4-2の接続点並びに抵 抗素子R3-3及びR4-3の接続点は、マイクロコン ピュータ65に内蔵されたA/D変換器66bに共通接 続されている。

【0049】更に、電源電圧VDDが供給されるサーミスタTH1乃至TH3が設けられている。サーミスタTH1乃至TH3と接地との間には、失々抵抗素子R5-1乃至R5-3が接続されている。サーミスタTH1及び抵抗素子R5-1の接続点、サーミスタTH2及び抵抗素子R5-2の接続点並びにサーミスタTH3及び抵抗素子R5-3の接続点は、マイクロコンピュータ65に内蔵されたA/D変換器66cに共通接続されている。サーミスタTH1乃至TH3は、夫々データHIC61乃至63の近傍に配置されている。

【0050】マイクロプログラム制御装置(MCU)としてのマイクロコンピュータ(保護信号出力回路)65は、A/D変換器66a乃至66cから出力されたデジタル信号に基づいて、所定の温度又は電流値が予め設定された値を超えたときにプロテクト検出信号(第1乃至第4の保護信号)を制御回路67に出力する。制御回路67には、表示データ制御部68及びパネル駆動制御部69が設けられており、入力された映像信号に基づいて表示データ制御部68によりデータ信号DATAが作成され、パネル駆動制御部69によりクロック信号CLOCK、ブランク信号BLANK及びラッチ信号LATCHが作成される。また、制御回路67によって走査パルスドライバ及び維持ドライバ(図示せず)等の制御も従来と同様に行われる。

【0051】次に、上述のように構成された本実施例の動作について説明する。図4及び図5は本発明の実施例に係るプラズマ表示装置の動作を示すフローチャートである。なお、以下の動作の説明では、1フレームが8の

サブフィールドSF1万至SF8により構成され、256階調の表示が可能なものとする。また、保護動作が行われない場合には、プログレッシブ表示が行われるものとする。

【0052】本実施例においては、映像信号が制御回路65に入力されると、データ信号DATA、クロック信号CLOCK、ブランク信号BLANK及びラッチ信号LATCHが制御回路65から信号中継基板64に出力される。信号中継基板64では、ブランク信号BLANKのみがマイクロコンピュータ65に入力され、その他10のデータ信号DATA、クロック信号CLOCK及びラッチ信号LATCHは、単に中継されるのみで、そのままデータHIC61乃至63に出力される。

【0053】データHIC61では、クロック信号CLOCKに同期してデータ信号DATAがシフトレジスタSRに取り込まれ、更にラッチ信号LATCHがロウとなっている間にラッチ回路LEにラッチされる。そして、ラッチ信号LATCHがハイとなったときにデータ信号が論理積ゲートAND1乃至ANDmに出力され、ブランク信号BLANKがハイであれば、インバータIV1乃至IVmによって反転されてデータパルスD1乃至Dmとして各データ電極52に出力される。

【0054】この結果、各インバータIV1乃至IVmのPチャネルMOSトランジスタのソースに供給されている電流が変動する。このような動作は、データHIC62及び63においても同時に行われ、同様に、夫々のPチャネルMOSトランジスタのソースに供給されている電流が変動する。

【0055】信号中継基板64では、サーミスタTH1 乃至TH3によって検出された温度が電圧に変換され、 更にA/D変換器66cによりデジタル信号に変換され る。また、データHIC61に供給される電流値は、抵 抗素子R1-1、R2-1、R3-1、R4-1及びR 5-1並びにバイポーラトランジスタTr1により構成 される個別電力検出部71により検出され、データHI C62に供給される電流値は、抵抗素子R1-2、R2 -2、R3-2、R4-2及びR5-2並びにバイポー ラトランジスタTr2により構成される個別電力検出部 72により検出され、データHIC63に供給される電 流値は、抵抗素子R1-3、R2-3、R3-3、R4 40 -3及びR5-3並びにバイポーラトランジスタTr3 により構成される個別電力検出部73により検出され る。そして、A/D変換器66bによりデジタル信号に 変換される。更に、データHIC61、62及び63に 供給される電流値の総和が、抵抗素子R1-4、R2-4、R3-4、R4-4及びR5-4並びにバイポーラ トランジスタTr4により構成される総合電力検出部7 4により検出される。

【0056】そして、マイクロコンピュータ65は、ブランク信号BLANKの立ち上がりをトリガとして、ア 50

ドレス期間になったことを認識して、サーミスタTH1 乃至TH3により検出された温度Tのうち少なくとも1 つが規定温度T。を超えているか否かを判定する(ステップS1)。いずれの温度も規定温度T。を超えていなければ、所定時間を経過した後に、再度温度の判定を行う。

【0057】少なくとも1つが規定温度To を超えている場合には、個別電力検出部71乃至73により検出された電流値Iのうち少なくとも1つが規定電流値I1を超えているか否かを判定する(ステップS2)。この判定では、例えば、 10μ 秒間に流れた電流値を10回検出してそのうち6回以上で規定電流値I1を超えたか否かを判別し、このI0工程のうち6工程以上連続して電流値I1が規定電流値I1を超えていると判別された場合に、個別電力検出部I1乃至I3により検出された電流値I0のうち少なくともI1つが規定電流値I1を超えていると判定する。そして、いずれの電流値I1も規定電流値I1を超えていなければ、所定時間を経過した後に、再度温度の判定を行う。

【0058】少なくとも1つが規定電流値(第2の規定 電流値) I1を超えている場合には、マイクロコンピュ ータ65は、第1の保護動作を行うための指示をプロテ クト検出信号(第2の保護信号)として制御回路67に 出力する。制御回路67は、このプロテクト検出信号を 入力すると、例えば最下位(LSB: Least Significan t Bit) のサブフィールドSF1の削除を行う。即ち、 1フレームを7のサブフィールドSF2乃至SF8によ り構成し、階調を128に低下させる(ステップS 3)。次いで、マイクロコンピュータ65は、個別電力 検出部71乃至73により検出された電流値1のうち少 なくとも1つが規定電流値(第3の規定電流値) I2を 超えているか否かを判定する(ステップS4)。規定電 流値 I 2 は、例えば規定電流値 I 1 よりも大きく設定さ れる。この判定も、例えば電流値 I のうち少なくとも1 つが規定電流値 I 1 を超えているか否かの判定と同様の 方法により行うことができる。そして、いずれの電流値 Ⅰも規定電流値 Ⅰ2 を超えていなければ、第1の保護動 作により十分に電流が低減されたとして、再度規定電流 値 I 1 を超えているか否かの判定を行う。

【0059】少なくとも1つが規定電流値 I 2 を超えている場合には、第1の保護動作では電流の低減が不十分であるとして、マイクロコンピュータ65は、第2の保護動作を行うための指示をプロテクト検出信号(第3の保護信号)として制御回路67に出力する。制御回路67は、このプロテクト検出信号を入力すると、例えばサブフィールドSF1より1だけ上位のサブフィールドSF2の削除を行う。即ち、1フレームを6のサブフィールドSF3乃至SF8により構成し、階調を64に低下させる(ステップS5)。次に、マイクロコンピュータ

65は、個別電力検出部71万至73により検出された 電流値Iのうち少なくとも1つが規定電流値(第4の規 定電流値)I3を超えているか否かを判定する(ステップS6)。規定電流値I3は、例えば規定電流値I2よ りも大きく設定される。この判定も、例えば電流値Iの うち少なくとも1つが規定電流値I1を超えているか否 かの判定と同様の方法により行うことができる。そし て、いずれの電流値Iも規定電流値I3を超えていなけ れば、第2の保護動作により十分に電流が低減されたと して、再度規定電流値I2を超えているか否かの判定を 行う。

【0060】少なくとも1つが規定電流値I3を超えている場合には、第2の保護動作では電流の低減が不十分であるとして、マイクロコンピュータ65は、第2の保護動作を行うための指示をプロテクト検出信号(第4の保護信号)として制御回路67に出力する。制御回路67は、このプロテクト検出信号を入力すると、例えばプログレッシブ表示を隣接する2表示行を同時に駆動するインタレース表示に切り替える。即ち、データ信号DATAをラッチするタイミングを2ビットずつとし、更に20奇数番目のフィールドと偶数番目のフィールドとの間でデータ信号DATAをラッチするタイミングを1ビットずらす(ステップS7)。

【0061】また、これらのステップS1乃至S7とは別のルーチンで、マイクロコンピュータ65は、図5に示すように、例えば1サブフィールド以上1フレーム以下の時間毎に総合電力検出部74により検出された電流 I_{ι} が規定電流値(第1の規定電流値) I_{4} を超えているか否かの判定を行う(ステップS11)。

【0062】電流 I t が規定電流値 I 4 を超えている場 30 合には、マイクロコンピュータ65は、第4の保護動作を行うための指示をプロテクト検出信号(第1の保護信号)として制御回路67に出力する。制御回路67は、このプロテクト検出信号を入力すると、例えば、第3の保護動作と同様に、プログレッシブ表示を隣接する2表示行を同時に駆動するインタレース表示に切り替える(ステップS12)。

【0063】規定電流値 I_1 乃至 I_4 の値については、最も電力消費が大きくなる 1 ドット千鳥の表示を行う際に 1 個の信号中継基板に流れる電流の総和を 1 00 とすると、通常のテレビジョン放送での動画表示で 3 個のデータH I Cに供給される個別の電流は大きくても 2 0乃至 3 0程度であるので、例えば、規定電流値 I_1 を 1 6、規定電流値 I_2 を 1 8、規定電流値 I_3 を 2 0、規定電流値 I_4 を 5 0 とすることができるが、本発明はこれらに限定されるものではない。

【0064】このような本実施例によれば、先ず、温度の比較及び3段階の個別電流値の比較が行われるので、各データHIC61乃至63に対して過剰な保護を回避しながら適切な保護を行うことができる。また、常に150

個の信号中継基板64に接続された3個のデータHIC61乃至63に供給される電流の総和I、が規定電流値 I4と比較され、電流の総和I、が規定電流値 I4を超えた場合には、第1乃至第3の保護動作のうちで最も電流削減に効果がある第3の保護動作と同じ第4の保護動作が行われるので、速やかに電源にかかる負荷を低減することができる。

【0065】なお、前述の実施例においては、1個のPDP1に対して1個の信号中継基板64及び3個のデータHIC61乃至63が設けられているが、2個以上の信号中継基板が設けられていてもよく、また、2又は4個以上のデータHICが設けられていてもよい。また、2個以上の信号中継基板が設けられている場合に、各信号中継基板に接続されるデータHICの数は信号中継基板毎に同一である必要はなく、例えば、一の信号中継基板には3個のデータHICが接続され、他の一の信号中継基板に4個のデータHICが接続されていてもよい。

【0066】また、個別の電流又はその総和が各規定電流値を超えているか否かを判定する方法は、上述の方法に限定されるものではなく、検出時間及び/又は検出回数が異なっていてもよい。

【0067】更に、各保護動作についても、上述の実施例におけるものに限定されるものではない。例えば、下位のサブフィールド全体を削除するのではなく、サブフィールドを残したまま、そのサブフィールドでのアドレス期間においてデータパルスの印加を停止させるようにしてもよい。但し、サブフィールドの削除数が大きくなりすぎると、階調数の低下に伴う画質の劣化の虞があり、また、インタレース表示に切り替えた場合には、フリッカの発生の虞があるため、これらの点に注意することが必要である。

【0068】次に、1フレームを11フィールドで構成 した場合における消費電力の低減の効果についてシミュ レーションに基づいて説明する。図6は9段階の保護動 作を示す図である。図6において、「P」はプログレッ シブ表示が行われることを示し、「I」はインタレース 表示が行われることを示し、「C」はコーディングの変 更としてそのサブフィールド内でデータパルスの印加の 削除が行われることを示す。また、比率とは、1フレー ム中でそのサブフィールドが占める割合を示す。但し、 実映像の比率は映像に応じて随時変化するものである が、平均的なものを想定して設定したものである。この シミュレーションでは、温度が規定温度を超えたときに 保護動作0から保護動作1に移行し、その後、一定時間 おきに下位のサブフィールドからインタレース表示に切 り替えることとし、更に、下位の3つのサブフィールド をインタレース表示に切り替えた後には、データパルス の印加の削除を行うこととしている。

【0069】図7は9段階の保護動作による消費電力の 低減率を示すグラフ図である。図7において、実線は実 映像における低減率を示し、破線は1ドット千鳥における低減率を示す。上述のような9段階の保護動作が行われた場合、実映像の方がより消費電力が低減されている。これは、図6に示すように、実映像の方が下位のサブフィールドの比率が高く、これらが削減されることによる消費電力の低減が大きく影響するからである。但し、実映像によっては、1ドット千鳥の表示の方が消費電力の低減の効果が大きくなる場合がある。

【0070】なお、本発明に係るプラズマ表示装置は、 例えばテレビ受像機及びコンピュータのモニタ等の表示 10 装置として使用することができる。図8に本発明を適用 したプラズマディスプレイ (PDPマルチメディアモニ タ)の構成の一例を示す。図8において、図10に示す 従来のプラズマディスプレイと同一の構成要素には、同 一の符号を付してその詳細な説明は省略する。このプラ ズマ表示装置では、PDP1及びその駆動回路の前段に アナログ・インターフェイス回路91と、デジタル信号 処理回路92とが設けられている。また、交流100V から装置各部に直流電圧を供給する電源回路93が設け られている。アナログ・インターフェイス回路91は、 Y/C分離回路及びクロマ・デコーダ94と、アナログ ・デジタル変換器 (ADC) 95と、画像フォーマット 変換回路96と、逆ガンマ変換回路97と、同期信号制 御回路98とから構成されている。

【0071】Y/C分離回路及びクロマ・デコーダ94 は、この表示装置がテレビ受像機の表示部として用いら れる場合に、アナログの映像信号Av を赤色(R)、緑 色(G)及び青色(B)の各輝度信号に分解する回路で ある。ADC95は、この表示装置がコンピュータ等の モニタとして用いられる場合に、アナログのRGB信号 30 ARGB をデジタルのRGB信号に変換し、この表示装 置がテレビ受像機の表示部として用いられる場合に、Y **/C分離回路及びクロマ・デコーダ94から供給される** R、G、B各色の輝度信号をデジタルのR、G、B各色 の輝度信号に変換する回路である。画像フォーマット変 換回路96は、PDP1の画案構成とADC95から供 給されるデジタルのR、G、B各色の輝度信号の画素構 成とが相違している場合に、デジタルのR、G、B各色 の輝度信号の画素構成をPDP1の画素構成に適合する ように変換する回路である。逆ガンマ変換回路97は、 CRTディスプレイのガンマ特性に適合するようにガン マ補正されているデジタルのRGB信号又は画像フォー マット変換回路96からのデジタルのR、G、B各色の 輝度信号の特性をPDP1の線形なガンマ特性に適合す るように逆ガンマ補正する回路である。同期信号制御回 路98は、アナログの映像信号Avとともに供給される 水平同期信号に基づいて、ADC95のサンプリングク ロック信号及びデータクロック信号を生成する回路であ

【0072】なお、図10に示す従来のプラズマディス 50

プレイでは、論理電圧Vdd、データ電圧Vd及び維持 電圧Vsが駆動用電源21により生成されると共に、プ ライミング電圧Vp等が維持電圧Vsに基づいて駆動用 電源21により生成されている。一方、図8に示すプラ ズマ表示装置では、電源回路93が交流100Vから論 理電圧Vdd、データ電圧Vd及び維持電圧Vsを生成 し、駆動用電源21は、電源回路93から供給される維 持電圧Vsに基づいて、プライミング電圧Vp等を生成 する構成を採用している。また、PDP1、コントロー ラ22、信号中継基板64、駆動用電源21、スキャン ドライバ23、走査パルスドライバ24、維持ドライバ 25、データドライバ26及びデジタル信号処理回路9 2がモジュール化されており、図1における制御回路6 7はコントローラ22に内蔵され、データHIC61乃 至63がデータドライバ26に相当し、信号中継基板6 4がコントローラ22とデータドライバ26との間に設

けられている。 【0073】

【発明の効果】以上詳述したように、請求項1又は7に係る発明によれば、過剰な保護を回避しつつ、消費電流が高くなるサブフィールドが存在しても適切に電源を保護することができる。また、請求項3又は9に係る発明によれば、個々のデータドライバにおける損失を適切に低減することができる。更に、個々のデータドライバにおける電流の検出を温度検出の後に行うようにすれば、過剰な保護をより確実に回避することができる。

【図面の簡単な説明】

【図1】本発明の実施例に係るプラズマ表示装置の構造を示すブロック図である。

【図2】データHIC61の構造を示すブロック図である。

【図3】信号中継基板64の構造を示す回路図である。

【図4】本発明の実施例に係るプラズマ表示装置の動作 を示すフローチャートである。

【図5】同じく、本発明の実施例に係るプラズマ表示装置の動作を示すフローチャートである。

【図6】9段階の保護動作を示す図である。

【図7】9段階の保護動作による消費電力の低減率を示すグラフ図である。

【図8】本発明を適用した表示装置の構成の一例を示す ブロック図である。

【図9】AC型プラズマディスプレイの一つの表示セル 構成を例示する斜視図である。

【図10】従来のAC型プラズマディスプレイを示すブ ロック図である。

【図11】スキャンドライバ23及び走査パルスドライバ24の構造を示す回路図である。

【図12】維持ドライバ25の構造を示す回路図である。

【図13】データドライバ26の構造を示す回路図であ

る。

【図14】従来のプラズマディスプレイの書込選択型駆動動作を示すタイミングチャートである。

·【図15】特開平11-38930号公報に開示された 表示装置を示すプロック図である。

【符号の説明】

51; PDP

52;データ電極

53;走査電極

54;共通電極

61、62、63;データHIC

64;信号中継基板

65;マイクロコンピュータ

66a、66b、66c;A/D変換器

67;制御回路


68;表示データ制御部

69;パネル駆動制御部


71、72、73;個別電力検出部

74;総合電力検出部

10 TH1、TH2、TH3、TH4; サーミスタ




【図3】




【図6】


13.484							
比率	1ドット千島	0.090909	0.090909	0.090909	0.090909	0.090909	
	实映像	0.175	0.175	0.15	0,1111	0.09722	ı
サブフィールド		SF1	SF2	SF3	SF4	SF5	
	0	Р	Ρ	Р	P	P	
	11	1	Р	P	P	P	1
	2	1	1	P	P	P	
	3	1	1	. 1	P	P	l
保護動作	4	С	1	1	1	Р	ı
	5	С	С	1	1	1	ı
	6	С	С	С	J	i	1
	7	С	С	С	C	1	
	8	С	C	С	С	С	l
	9	С	С	С	C	U	
比率	1 ドット子島	0,090909	0.090909	0.090909	0.090909	0.090909	0.090909
	实映像	0.08333	0.06944	0.05555	0.041667	0.02777	0.013889
			0.003	0.00000		0.02777	0.013003
サブフィールド	7-2	SF6	SF7	5F8	SF9	SF10	SF11
サブフィールド	0						
サブフィールド		SF6	SF7	SF8	SF9	SF10	SF11
サブフィールド	0	SF6 P	SF7	SF8 P	SF9 P	SF10 P	SF11 P
サブフィールド	0 1	SF6 P P	SF7 P	SF8 P	SF9 P P	SF10 P P P	SF11 P
サブフィールド	0 1 2	SF6 P P	SF7 P P P	SF8 P P	5F9 P P P	SF10 P P P P	SF11 P P P P
	0 1 2 3	SF6 P P P	SF7 P P P	SF8 P P P	SF9 P P P	SF10 P P P	SF11 P P P
	0 1 2 3	SF6 P P P P	SF7 P P P	5F8 P P P	5F9 P P P	SF10 P P P P P	SF11 P P P P
	0 1 2 3 4	SF6 P P P P	SF7 P P P P	SF8 P P P P	5F9 P P P P	SF10 P P P P P P	SF11 P P P P
	0 1 2 3 4 5	SF6 P P P P I	SF7 P P P P P	SF8 P P P P P	SF9 P P P P	SF10 P P P P P	SF11 P P P P P

【図9】




【図12】







【図8】




【図10】




【図11】





【図15】



フロントページの続き

(72)発明者 中村 修士

東京都港区芝五丁目7番1号 日本電気株式会社内

(72)発明者 白澤 裕

東京都港区芝五丁目7番1号 日本電気株式会社内

(72) 発明者 東海林 孝年

東京都港区芝五丁目7番1号 日本電気株式会社内

Fターム(参考) 5C058 AA11 BA01 BA30 BB03 BB25

5C080 AA05 BB05 DD19 EE29 FF12

HH02 HH04 JJ02 JJ03 JJ04 JJ05 JJ06 JJ07